锡膏应用可靠性研究

随着高密度电子装联工艺的发展，0.4 mm间隙及以下细间距方形扁平无引脚封装器件（Quad Flat No-lead Package，QFN）等底部无引脚面阵列器件（Bottom Termination Component，BTC)被广泛使用。BTC器件离板高度低，助焊剂难完全挥发，残留物较多，若锡膏电气绝缘可靠性不匹配实际产品的应用要求，易在高压通电老化测试时发生漏电和打火现象[1]。

锡膏电气绝缘可靠性按照IPC J-STD-004B/005A标准要满足表面绝缘电阻（Surface Insulation Resistance，SIR）值100 MΩ以上[2-3]。标准测试电路板为型号为IPC-B-24的梳形板，走线宽度为0.4 mm、走线间的空气间隙为0.5 mm，施加电压为12.5 V，空板印刷锡膏后直接焊接，与实际表面组装技术(Surface Mount Technology，SMT)组装时差异较大，如常用的0.4 mm/0.5 mm间隙QFN，其接地与引脚焊盘间距比0.5 mm小、电压比12.5 V大，且非敞开环境焊接，底部间隙小，助焊剂挥发困难。常规的标准测试难以模拟实际应用环境。实际工作中，也发现了锡膏指标符合要求，但组装通电测试就打火的现象，对无铅锡膏应用可靠性提出了挑战。

本文通过设计试验板，选取常用锡膏组装焊接典型高压细间距QFN、DFN等BTC器件，在高温高压老化条件下，监测接地与高压引脚焊盘间的SIR值来模拟实际单板焊接和通电老化测试环境，从而研究锡膏在真实应用环境下的可靠性。

1 方案设计与试验

设计与试验方案见表1。选2种锡膏、2种细间距高压BTC器件，在85 ℃、85% RH及110V电压条件下，对比测试其在168h与500h内的SIR值来研究锡膏的应用可靠性，要求满足100MΩ以上。

BTC器件选QFN双通道SLAC芯片及DFN半桥驱动芯片，具体参数见表2。测试点以实际高压与接地引脚焊盘分别为测试正负极。为进一步考察枝晶生长方向，QFN以57/58/59高压引脚焊盘串连为负级，接地焊盘为正极；DFN以2/3/4高压引脚焊盘串连为正极，接地焊盘为负极，如图1所示。以问题单板的实际炉温焊接，制备好的样品如图2所示

2 试验结果分析

锡膏A、锡膏B在110 V条件下的RSIR值如图3所示。 由图3可知，锡膏A在0～500 h，RSIR值在100MΩ以上， 图形较平整；锡膏B在0～168h，RSIR值在1 MΩ以上， 在168～500h，R SIR值在10MΩ以上，图形上有密集 向下尖峰，表现为R SIR值下降，可能说明锡膏B枝晶 在不断生灭，图形上表现为多个单针尖峰。 考察间距对R SIR的影响，理论上间距越大，R SIR 值越高。实际试验发现0.2 mm、0.3 mm间距R SIR无明 显规律，表明在0.1 mm间距差异下，不足以覆盖制 样、枝晶等因素引发的波动。 锡膏A与锡膏B在110 V下的枝晶图见表3。对比 表3锡膏A及锡膏B的枝晶图可知，锡膏A枝晶生长端 为引脚侧，锡膏B为接地侧，由上文可知皆为负极，表明枝晶是由负极开始生长的，与锡、铜等离子电 子迁移沉积方向一致。 进一步对比锡膏A与锡膏B的枝晶图，发现锡膏 A只在间距0.3 mm QFN器件中有少量枝晶；锡膏B在 4种条件下都有枝晶生长。从R SIR结果看，锡膏B的 R SIR值也较低，表明枝晶是影响R SIR波动和锡膏可靠 性的重要因素。 综上可知，采用0.2 mm与0.3 mm间距的QFN 与DFN在110 V电压下，锡膏A在0～500 h内，R SIR 在100 MΩ以上，枝晶少；锡膏B在0～168h内，在 1MΩ以上，在168～500h内，在10MΩ以上，枝晶 多；锡膏A满足R SIR值100MΩ以上的要求。 

3 结束语 

本文通过实验设计，模拟BTC器件应用环境来 研究锡膏可靠性。结果表明，可筛出匹配实际应用 要求的锡膏，改善因锡膏可靠性原因引起的漏电和 打火现象。