2.5D, 3D, Chiplet & SiP

导 读

经常有人问，什么是2.5D？什么是3D？什么是Chiplet？它们和SiP又是什么关系呢？

然后又问，什么是异构集成？什么是3D Chiplet，为什么Chiplet总是和异构集成在一起？......

带着这些疑问，我们来阅读本文，这些问题或许就能迎刃而解！

在这篇文章中，我绘制了几张图来说明这些概念之间的关系。

Chiplet       

Chiplet，顾名思义就是小芯片，也称为芯粒或者晶粒。

简单来说，Chiplet技术就是像搭积木一样，把一些预先生产好的实现特定功能的芯片裸片（Chip）通过先进的集成技术封装在一起形成一个系统级芯片，而这些基本的裸片就是Chiplet。

Chiplet可以使用更可靠和更便宜的技术制造。较小的硅片本身也不太容易产生制造缺陷。此外，Chiplet芯片也不需要采用同样的工艺，不同工艺制造的Chiplet可以通过先进封装技术集成在一起。

设计一个SoC系统级芯片，传统方法是从不同的 IP 供应商购买一些 IP，软核、固核或硬核，结合自研的模块，集成为一个 SoC，然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。

有了Chiplet概念以后，对于某些 IP，就不需要自己做设计和生产了，而只需要买别人实现好的硅片，然后在一个封装里集成起来。所以 Chiplet 可以看成是一种硬核形式的 IP，但它是以芯片的形式提供的，如下图所示。

我们可以这么理解：Chiplet 就是一个新的 IP 重用模式，是硅片级别的IP重用。

2.5D       

2.5D本身是一种在客观世界并不存在的维度，因为其集成密度超越了2D，但又达不到3D的集成密度，取其折中，因此被称为2.5D。

在先进封装领域，2.5D是特指采用了中介层（interposer）的集成方式，中介层目前多采用硅材料，利用其成熟的工艺和高密度互连的特性。

虽然理论上讲，中介层中可以有TSV也可以没有TSV，但在进行高密度互联时，TSV几乎是不可缺少的，中介层中的TSV通常被称为2.5D TSV。

2.5D的整体结构如下图所示。

3D       

和2.5D是通过中介层进行高密度互连不同，3D是指芯片通过TSV直接进行高密度互连。

大家知道，芯片面积不大，上面又密布着密度极高的电路，在芯片上进行打孔自然不是容易的事情，通常只有Foundry厂可以做得到，这也是为什么到了先进封装时代，风头最盛的玩家成了TSMC, Intel, Samsung这些工艺领先的芯片厂商。因为最先进的工艺掌握在他们手里，在这一点上，传统的OSAT是望尘莫及啊！

在芯片上直接生成的TSV则被称为3D TSV，3D的整体结构如下图所示。

先进封装      

近些年，先进封装一直被看作拯救摩尔定律的神兵利器，虽然摩尔定律实际上是不可能被拯救的（关于这一点，我在新书的第一章中有详细的推导）。

但先进封装确实起了很大的作用，它有效地提升了封装体内的功能密度，在单位体积内集成了更多的功能单元。并且这些功能单元的互连很短，密度很高，因此性能也得到了很大的提升。

曾经有人用14nm工艺结合先进封装技术，做出了号称可以媲美7nm工艺的产品性能，可能吗？

还是有可能的！因为从产品（封装）的尺度来衡量，14nm+先进封装技术，其产品的功能密度有可能大于7nm+传统封装产品的功能密度。

既然先进封装这么神奇，那么什么是先进封装呢？

现阶段先进封装主要是指上面提到的2.5D封装，3D封装以及下图中的WLP（Wafer Level Package）晶圆级封装。

异构集成       

异构集成，其全称为异构异质集成，含有异构和异质两重含义。

异构集成主要指将多个不同工艺单独制造的芯片集成到一个封装内部，以增强功能和提高性能，可以对采用不同工艺、不同功能、不同制造商制造的组件进行封装。例如下图所示：将7nm、10nm、28nm、45nm的Chiplet通过异构集成技术封装在一起。

异质集成则是指将不同材料的芯片集成为一体，可产生尺寸小、经济性好、设计灵活性高、系统性能更佳的产品。

如下图所示，将Silicon、GaN、SiC、InP生产加工的Chiplet通过异质集成技术封装到一起，形成不同材料的半导体在同一款封装内协同工作的场景。

SiP       

SiP System-in-Package，是指在封装内形成一个系统，SiP 关注系统在封装内的实现，所以系统是其重点关注的对象。

至于是否采用了先进封装工艺，并不是SiP的关注重点，SiP可能采用传统的Wire Bonding工艺，也可能采用Flip Chip工艺，当然，SiP同样可能采用先进封装工艺。

随着系统对性能Performance、功耗Power、体积Volume（可简称为PPV，和IC设计中的PPA相对应）的要求越来越高，集成密度的需求也越来越高，SiP也会越来越多地采用先进封装工艺。

下图中对本文提到的Chiplet、2.5D、3D、SiP几个关键词进行了标识，供读者参考。Chiplet/Chip是封装中的单元，先进封装是由Chiplet/Chip组成的，2.5D和3D是先进封装的工艺手段，SiP则指代的是完成的封装整体。

3D Chiplet       

另外，还有一个概念：3D Chiplet，这个概念应该是AMD在2021年6月份首先提出来的，应用在其3D V-Cache上，将包含有64MB L3 Cache的chiplet以3D堆叠的形式与处理器封装在了一起。

从结构上来讲，3D Chiplet就是将Chiplet通过3D TSV集成在一起。另外，为了提高互连密度，3D Chiplet采用了no Bump的垂直互连结构，因此其互连密度更高。

AMD的3D Chiplet工艺的实现是由TSMC代工的，TSMC称之为SoIC，属于其3D Fabric的产品范畴，其鲜明的特点就是采用了no Bump的高密度垂直互连结构，参看下图。